Indexed by：
Abstract：
提出了一种新型的数字锁相环(DPLL),它的相频检测器采用全新的设计方法,与传统电荷泵锁相环相比,具有快速锁定、低抖动、低功耗、频率范围宽、且能消除相位＂死区＂的优点.锁相环在1.8 V外加电源电压时,工作在60～600 MHz宽的频率范围内,最大功耗为3.5 mW.采用分数分频技术,具有较小的输出频率间隔,并利用Σ-Δ调制改善相位噪声性能.设计采用0.18 μm,5层金属布线工艺.峰-峰相位抖动小于输出信号周期(Tout)的0.5%,锁相环的锁定时间小于参考频率预分频后信号周期(Tpre)的150倍.
Keyword：
Reprint Author's Address：
Email：
Source ：
固体电子学研究与进展
ISSN： 1000-3819
Year： 2004
Issue： 4
Volume： 24
Page： 476-481
Cited Count：
WoS CC Cited Count： 0
SCOPUS Cited Count：
ESI Highly Cited Papers on the List： 0 Unfold All
WanFang Cited Count： -1
Chinese Cited Count：
30 Days PV： 10
Affiliated Colleges：
