A　front-end　unity-gain　1-bit　flip-around　DAC　(FADAC)　is　exploited　in　a　12-bit　opamp-sharing　pipelined　ADC,　allowing　a　1.8-V-pp,　full-swing　input　at　a　1.1-V　supply.　The　high　input　swing,　coupled　with　a　large　feedback　factor　(z1)　of　the　FADAC,　enables　a　low-voltage　low-power　design　for　a　high　resolution　pipelined　ADC.　The　prototype　12-bit　ADC　operating　at　20-MS/s　and　1.1-V　supply　achieves　a　66.4　dB　SNDR　and　76.7　dB　SFDR　with　a　3　MHz　input.　The　ADC　consumes　5.2　mW　of　power　and　occupies　an　active　area　of　0.44　mm(2)　in　0.13-Rm　CMOS.