Indexed by：
Abstract：
本发明公开了属于集成电路加密计算技术领域的一种异构动态可重构的近存计算全同态加密加速器。它包括近存全同态加密计算动态可重构硬件和主处理器；近存全同态加密计算动态可重构硬件使用混合内存立方体结构，最底层为异构逻辑层，异构逻辑层上堆叠有多层的存储层,多层的存储层分多个存储区域；异构逻辑层的异构处理单元阵列和通用互连块阵列均可重构且可扩展；主处理器用于对近存全同态加密计算动态可重构硬件进行空间域和时间域的映射配置以及密文数据收发。这种结构可支持对不同全同态加密算法安全参数和数据结构的适配，以及针对不同应用场景的算法结构进行及时的全同态加密方案切换，并执行近存计算以提高数据移动效率。
Keyword：
Reprint Author's Address：
Email：
Patent Info ：
Type： 发明申请
Patent No.： CN202410615016.7
Filing Date： 2024-05-17
Publication Date： 2024-08-30
Pub. No.： CN118573354A
Applicants： 北京工业大学 ;;周欣博
Legal Status： 实质审查
Cited Count：
SCOPUS Cited Count：
ESI Highly Cited Papers on the List： 0 Unfold All
WanFang Cited Count：
Chinese Cited Count：
30 Days PV： 1
Affiliated Colleges：
