Indexed by：
Abstract：
针对ASIC芯片物理设计中传统时钟树综合在高频下难以满足时序收敛的问题,提出了一种自下而上与有用时钟偏移相结合的时钟树综合方法.基于TSMC 0.152 μm Logic 1P5M工艺,使用Synopsys公司的IC Compiler物理设计软件,采用所提出的方法,完成了一款电力网载波通信芯片的物理设计.结果表明,该方法能够有效构建时钟树,满足建立时间为0.8 ns,保持时间为0.3 ns的要求,有效保证了PLC芯片的时序收敛.
Keyword：
Reprint Author's Address：
Email：
Source ：
微电子学
ISSN： 1004-3365
Year： 2015
Issue： 4
Volume： 45
Page： 474-478,483
Cited Count：
WoS CC Cited Count： 0
SCOPUS Cited Count：
ESI Highly Cited Papers on the List： 0 Unfold All
WanFang Cited Count： 9
Chinese Cited Count：
30 Days PV： 14
Affiliated Colleges：
