Indexed by：
Abstract：
本文介绍一种降低时钟网络功耗的方法.该方法基于电路中寄存器本身的状态值,在采用异或门进行自选通后构建时钟树结构,从而减少时钟信号额外翻转,降低芯片功耗.将该方法应用于一款基于SMIC0.18 μmEflash 2p4m工艺下的非接触式智能卡芯片的物理设计.仿真结果表明,与传统时钟树综合方法相比,芯片功耗降低了10.7％.
Keyword：
Reprint Author's Address：
Email：
Source ：
中国集成电路
ISSN： 1681-5289
Year： 2014
Issue： 8
Volume： 23
Page： 12-15
Cited Count：
WoS CC Cited Count： 0
SCOPUS Cited Count：
ESI Highly Cited Papers on the List： 0 Unfold All
WanFang Cited Count： 1
Chinese Cited Count：
30 Days PV： 7
Affiliated Colleges：
