Abstract：
VHDL作为电子工程领域的一种通用硬件描述语言,不仅是EDA的核心技术,同时也是数字系统设计的重要组成部分。通过多年的VHDL教学实践,提出了一套更有利于学生快速学习并掌握VHDL语言的模块化教学方法,即VDE介绍与VHDL程序入门、VHDL组合逻辑电路设计、VHDL时序逻辑电路设计、VHDL综合设计四个模块。通过教学实践取得了良好的教学效果。
Keyword：
Reprint Author's Address：
Email：
Source ：
中国电力教育
Year： 2013
Issue： 02
Page： 112-113
Cited Count：
WoS CC Cited Count： 0
SCOPUS Cited Count：
ESI Highly Cited Papers on the List： 0 Unfold All
WanFang Cited Count：
Chinese Cited Count：
30 Days PV： 10
Affiliated Colleges：
