Indexed by：
Abstract：
提出了一种数字锁相环(DPLL) ,它的相频检测器采用全新的设计方法和自校准技术,具有工作频率范围宽,抖动低,快速锁定的优点.锁相环在1·8V外加电源电压时,工作在60 ~600 MHz的频率范围内.采用分数分频技术,加速锁定过程并具有较小的输出频率间隔,利用Σ-Δ调制改善相位噪声性能.设计在SMIC 0·18μm,1·8V,1P6 M标准CMOS工艺上实现,峰-峰相位抖动小于输出信号周期的0·8 %,锁相环的锁定时间小于参考频率预分频后信号周期的150倍.
Keyword：
Reprint Author's Address：
Email：
Source ：
半导体学报
Year： 2005
Issue： 11
Page： 40-46
Cited Count：
WoS CC Cited Count： 0
SCOPUS Cited Count：
ESI Highly Cited Papers on the List： 0 Unfold All
WanFang Cited Count：
Chinese Cited Count：
30 Days PV： 5
Affiliated Colleges：
