Indexed by：
Abstract：
集成电路的快速发展,迫切地需要快速、高效、低成本且具有可重复性的测试方案,这也成为可测性设计的发展方向.此次设计基于一款电力线通信芯片,数字部分采用传统常用的数字模块扫描链测试和存储器内建自测试;同时利用芯片正常的通信信道,引入模拟环路测试和芯片环路内建自测试,即覆盖了所有模拟模块又保证了芯片的基本通信功能,而且最大限度地减少了对芯片整体功能布局的影响.最终使芯片良率在98%以上,达到了大规模生产的要求.此设计可以为当前数模混合通信芯片的测试提供参考.
Keyword：
Reprint Author's Address：
Email：
Source ：
半导体技术
ISSN： 1003-353X
Year： 2011
Issue： 7
Page： 554-557
Cited Count：
WoS CC Cited Count： 0
SCOPUS Cited Count：
ESI Highly Cited Papers on the List： 0 Unfold All
WanFang Cited Count： -1
Chinese Cited Count：
30 Days PV： 7
Affiliated Colleges：
